डीपी5

1 परिचय

DP5 एक उच्च प्रदर्शन वाला डिजिटल पल्स प्रोसेसर है। DP5 एक पूर्ण परमाणु स्पेक्ट्रोस्कोपी प्रणाली का एक घटक है जिसमें ये भी शामिल हैं:

1. डिटेक्टर और प्रीएम्पलीफायर;
2. बिजली की आपूर्ति।

DP5 को Amptek डिटेक्टरों में से एक, एक प्रीएम्पलीफायर (कई विकल्प और विन्यास का उपयोग किया जा सकता है) और एक Amptek PC5 पावर सप्लाई के साथ जोड़कर एक संपूर्ण सिस्टम बनाया जा सकता है। उपयोगकर्ता अपना खुद का डिटेक्टर, प्रीएम्पलीफायर और/या पावर सप्लाई भी दे सकता है। DP5 को उच्च रिज़ॉल्यूशन सॉलिड स्टेट डिटेक्टरों के साथ उपयोग के लिए डिज़ाइन किया गया है, लेकिन इसका उपयोग सिंटिलेटर/PMT सिस्टम, आनुपातिक काउंटर और अन्य डिटेक्टरों के साथ भी किया जा सकता है। DP5 इलेक्ट्रॉनिक्स के साथ एक प्रिंटेड सर्किट बोर्ड है जो मुख्य रूप से एक संपूर्ण सिस्टम के हिस्से के रूप में OEM अनुप्रयोगों के लिए उपयुक्त है।

DP5 डिजिटल पल्स प्रोसेसर (DPP) की दूसरी पीढ़ी है जो एनालॉग सिस्टम में इस्तेमाल किए जाने वाले एम्पलीफायर-शेपर और मल्टीचैनल एनालाइज़र की जगह लेती है। डिजिटल तकनीक कई प्रमुख मापदंडों में सुधार करती है: 1) उच्च प्रदर्शन, विशेष रूप से, उच्च रिज़ॉल्यूशन और उच्च गिनती दर; 2) सॉफ़्टवेयर का उपयोग करके चुनी गई संभावित सेटिंग्स की एक बड़ी संख्या के कारण महत्वपूर्ण सिस्टम लचीलापन; 3) बेहतर स्थिरता और पुनरुत्पादकता। DPP प्रीएम्पलीफ़ायर के आउटपुट सिग्नल को डिजिटाइज़ करता है, वास्तविक समय में डिजिटल सिग्नल प्रोसेसिंग लागू करता है, आयाम चोटियों का पता लगाता है और उन्हें हिस्टोग्राम मेमोरी में रखता है। फिर स्पेक्ट्रम को उपयोगकर्ता के कंप्यूटर में स्थानांतरित कर दिया जाता है।

मानक विन्यास में, केवल तीन कनेक्शन की आवश्यकता होती है: पावर (+5 VDC), संचार (USB, RS232 या ईथरनेट), और प्रीएम्पलीफायर से एक एनालॉग इनपुट। एक सहायक कनेक्टर कई अतिरिक्त इनपुट और आउटपुट प्रदान करता है जिनका उपयोग DP5 को अन्य उपकरणों के साथ एकीकृत करते समय किया जाता है। इसमें एक MCA गेटवे, टाइमिंग आउटपुट और आठ SCA आउटपुट शामिल हैं। DP5 में एक "इंटरकनेक्ट" भी शामिल है जिसे मुख्य रूप से Amptek पावर सप्लाई बोर्ड के साथ इंटरफेस करने के लिए डिज़ाइन किया गया है, लेकिन यह OEM के लिए उपलब्ध है। DP5 डेटा अधिग्रहण और डिटेक्टर सेटिंग नियंत्रण के लिए ADMCA सॉफ़्टवेयर के साथ आता है, साथ ही हार्डवेयर को ग्राहक सॉफ़्टवेयर के साथ एकीकृत करने के लिए DLL लाइब्रेरी भी है। वैकल्पिक अतिरिक्त हार्डवेयर में एक्स-रे स्पेक्ट्रम विश्लेषण सॉफ़्टवेयर, कई कोलिमेटर और माउंटिंग हार्डवेयर, और एक पूर्ण कॉम्पैक्ट एक्स-रे फ्लोरोसेंस विश्लेषण प्रणाली बनाने के लिए एक्स-रे ट्यूब शामिल हैं।

चित्र 1-1. DP5 (बाएं) का फोटोग्राफ और XR-100SDD डिटेक्टर से प्राप्त 55Fe का अभिलक्षणिक स्पेक्ट्रम।

2. डीपी5 का विवरण

एक पूर्ण, मानक परमाणु स्पेक्ट्रोस्कोपी प्रणाली में कई प्रमुख घटक शामिल होते हैं:

1. डिटेक्टर
2. पूर्व-प्रवर्धक
3. पल्स रूपांतरण बोर्ड (पल्स शेपर, पल्स चयन सर्किट, पल्स काउंटर, मल्टीचैनल विश्लेषक, डेटा अधिग्रहण और नियंत्रण इंटरफ़ेस सहित)
4. बिजली की आपूर्ति
5. पैकेजिंग या केस
6. डिटेक्टर स्थापित करने, प्राप्त डेटा को एकत्रित करने और उसका विश्लेषण करने के लिए सॉफ्टवेयर।

DP5 एक डिजिटल पल्स प्रोसेसर है जो (3) में वर्णित कार्यों को कार्यान्वित करता है और एक पूर्ण स्पेक्ट्रोमेट्रिक सिस्टम का एक घटक है। DP5 को अधिकतम बहुमुखी प्रतिभा प्रदान करने के लिए डिज़ाइन किया गया है और इसे कई तरह की प्रणालियों में उपयोग के लिए अनुकूलित किया जा सकता है। एक छोटे बोर्ड के रूप में डिज़ाइन किया गया, DP5 OEM समाधानों के साथ एकीकरण के लिए सबसे उपयुक्त समाधान है। यह लेख DP5 बोर्ड के लिए विस्तृत विनिर्देश और अनुप्रयोग उदाहरण प्रदान करता है।

2.1 मुख्य ब्लॉकों के कार्य

चित्र 2.1 दिखाता है कि डिजिटल पल्स प्रोसेसर (DPP) का उपयोग परमाणु उपकरण प्रणाली और उसके मुख्य कार्यात्मक ब्लॉकों की पूरी श्रृंखला में संकेतों को संसाधित करने के लिए कैसे किया जाता है। DPP प्रीएम्पलीफायर के आउटपुट सिग्नल को डिजिटाइज़ करता है, वास्तविक समय में सिग्नल पर डिजिटल प्रोसेसिंग लागू करता है, अधिकतम आयाम (डिजिटल रूप में) निर्धारित करता है और उन्हें मेमोरी बफर में रखता है, जिससे ऊर्जा स्पेक्ट्रम बनता है। पल्स चयन सर्किट विभिन्न मानदंडों का उपयोग करके स्पेक्ट्रम से पल्स को बाहर कर सकता है। स्पेक्ट्रम को फिर DPP इंटरफ़ेस के माध्यम से उपयोगकर्ता के कंप्यूटर पर प्रेषित किया जाता है।

डीपीपी प्रीएम्पलीफायर आउटपुट को डिजिटाइज़ करता है, वास्तविक समय में डिजिटल सिग्नल प्रोसेसिंग करता है, शिखर आयाम का पता लगाता है और इसे मेमोरी बफर में संग्रहीत करता है, इस आयाम को प्रयुक्त मानदंड के आधार पर इलेक्ट्रॉनिक्स द्वारा अस्वीकार किया जा सकता है।

एनालॉग प्रीएम्पलीफायर (प्री-फ़िल्टर) : Dpp इनपुट एनालॉग चार्ज-सेंसिटिव प्रीएम्पलीफायर का आउटपुट है। एनालॉग प्री-फ़िल्टर चिप डिजिटल प्रोसेसिंग के लिए सिग्नल तैयार करता है। इस सर्किट के मुख्य कार्य हैं (1) उचित लाभ लागू करना और उचित ADC रेंज में सिग्नल को "हिट" करने के लिए मिक्स करना (2) सिग्नल को फ़िल्टर करना और डिजिटलीकरण को अनुकूलित करने के लिए इसे आकार देना।

एडीसी : 12-बिट एडीसी एनालॉग प्रीएम्पलीफायर के आउटपुट को 20 - 80 मेगाहर्ट्ज की रेंज में आवृत्ति पर डिजिटाइज़ करता है। डिजिटाइज़ किए गए मानों की धारा वास्तविक समय में डिजिटल पल्स शेपर (डिजिटल पल्स शेपिंग) को प्रेषित की जाती है।

डिजिटल पल्स शेपिंग: ADC आउटपुट को पाइपलाइन आर्किटेक्चर का उपयोग करके लगातार प्रोसेस किया जाता है ताकि वास्तविक समय में बाद की प्रोसेसिंग के लिए सुविधाजनक रूप में पल्स उत्पन्न किया जा सके। पल्स शेपिंग मानक है, किसी भी अन्य एम्पलीफायर-शेपर के समान। शेप्ड पल्स एक शुद्ध डिजिटल इकाई है। डायग्नोस्टिक उद्देश्यों के लिए आउटपुट को DAC पर पुनर्निर्देशित किया जा सकता है, लेकिन यह अनिवार्य आवश्यकता नहीं है।

पल्स शेपर के अंदर सिग्नल प्रोसेसिंग के लिए दो घटक होते हैं - ये तेज़ और धीमे चैनल होते हैं, जो वर्तमान पल्स श्रृंखला की विभिन्न सूचनाओं के प्रसंस्करण के लिए अनुकूलित होते हैं।

धीमे चैनल में पल्स निर्माण का समय लंबा होता है, जो सटीक पल्स आयाम प्राप्त करने के लिए आवश्यक है। धीमे चैनल में प्रत्येक पल्स के लिए शिखर ऊंचाई मान पल्स फॉर्मर का आउटपुट सिग्नल मान है।
तेज़ चैनल को समय की जानकारी प्राप्त करने के लिए अनुकूलित किया जाता है, अर्थात्, धीमे चैनल में ओवरलैप करने वाले पल्स का पता लगाने, गिनती दर, पल्स वृद्धि समय आदि को मापने के लिए।

पल्स चयन तर्क: उन पल्स को हटाता है जिन्हें सटीक रूप से मापा नहीं जा सकता। इसमें पाइल-अप अस्वीकृति तर्क, समय भेदभाव आदि शामिल हैं।

2.2 एनालॉग प्रीएम्पलीफायर

डीपी5 को सॉलिड स्टेट रेडिएशन डिटेक्टरों के साथ उपयोग किए जाने वाले चार्ज सेंसिटिव प्रीएम्पलीफायर से आने वाले सिग्नल को प्रोसेस करने के लिए डिज़ाइन किया गया है। इन सिग्नल में (1) कुछ mV की सीमा में एक छोटा आयाम (2) एक तेज़ वृद्धि समय (10 ns (या µs)) (3) और एक छोटा आयाम होता है। इन सिग्नल (चरणों) को चित्र 2.2 के ऊपरी हिस्सों में देखा जा सकता है। ये सिग्नल अपने छोटे आयाम के कारण डिजिटलीकरण के लिए उपयुक्त नहीं हैं। एनालॉग प्रीएम्पलीफायर इन सिग्नल को आगे के डिजिटलीकरण (नीला वक्र) के लिए तैयार करता है।

एनालॉग एम्पलीफायर निम्नलिखित कार्य करता है: (1) 3.2 µs के समय स्थिरांक के साथ एक हाई-पास फ़िल्टर ताकि पल्स अब ओवरलैप न हों, (2) प्रवर्धित सिग्नल ताकि सबसे बड़े पल्स का आयाम लगभग 1 V हो, (3) ADC की सीमा के भीतर आने के लिए सिग्नल को स्थानांतरित किया जाए। एनालॉग एम्पलीफायर का आउटपुट चित्र में नीली रेखा द्वारा दिखाया गया है।

डिफ़ॉल्ट रूप से, एनालॉग एम्पलीफायर को एम्पटेक के XR100CR डिटेक्टरों के परिवार (रीसेटटेबल प्रीएम्पलीफायर के साथ सॉलिड स्टेट डिटेक्टर) के साथ उपयोग के लिए कॉन्फ़िगर किया गया है।

सिस्टमगेन

सिस्टम लाभ को चैनल/केवी की इकाइयों में मापा जाता है: यह चैनल संख्या देता है जिसमें एक विशेष ऊर्जा शिखर दिखाई देगा। यह तीन शब्दों का गुणनफल है: (1) चार्ज-सेंसिंग एम्पलीफायर का लाभ (एमवी/केवी की इकाइयों में), (2) वोल्टेज एम्पलीफायर का कुल लाभ (यह मोटे लाभ और ठीक लाभ का गुणनफल है), (3) एमसीए विश्लेषक का लाभ (चैनल प्रति एमवी)।

एम्पटेक के XR100CR डिटेक्टरों के लिए, लाभ आम तौर पर 1 mV/keV होता है। विश्लेषक का MCA लाभ चयनित चैनलों की संख्या (जैसे 1024) के मान से दिया जाता है, जिसे उस चैनल के संगत वोल्टेज से विभाजित किया जाता है जिसमें शिखर स्थित होता है। एम्पटेक डिजिटल प्रोसेसर में, यह मान आम तौर पर 950 mV होता है। DP5 लाभ मोटे लाभ और महीन लाभ का गुणनफल है। उदाहरण के लिए, यदि महीन लाभ 1.00 है और मोटा लाभ 66.3 है, तो सिस्टम लाभ (1 mV/keV)(66.3)(1.00)(1024 चैनल / 950 mV) = 71.5 चैनल/keV है। 1/71.5 चैनल/keV = 14 eV/चैनल MCA अंशांकन कारक है। तब पूर्ण पैमाने की ऊर्जा 1024 चैनल / 71.5 चैनल प्रति keV = 14.3 keV होगी। हालाँकि, ये मान फीडबैक कैपेसिटर, प्रतिरोधकों आदि की विनिर्माण सहनशीलता के कारण अनुमानित हैं (त्रुटियां कुछ प्रतिशत तक होती हैं)।

रीसेट और निरंतर प्रीएम्पलीफायर

चार्ज-सेंसिंग एम्पलीफायर करंट के समय इंटीग्रल के समानुपातिक वोल्टेज उत्पन्न करता है। इंटीग्रेटर अंततः संतृप्त हो जाता है क्योंकि डायोड के माध्यम से करंट लगातार बढ़ता रहता है। प्रीएम्पलीफायर आउटपुट को वांछित सीमा में बनाए रखने के दो तरीके हैं: रीसेट और निरंतर फीडबैक। चित्र 2-4 (बाएं) एक लंबी अवधि में रीसेट प्रीएम्पलीफायर का आउटपुट दिखाता है: कई छोटे कदम (कुछ mV) आउटपुट सिग्नल को कई सेकंड की अवधि में रैखिक रूप से नकारात्मक सीमा (- 5 V) के करीब पहुंचने के लिए मजबूर करते हैं। फिर एक रीसेट पल्स ट्रिगर किया जाता है ताकि आउटपुट सिग्नल कई µs की अवधि में + 5 V पर सेट हो जाए। रीसेट एम्पलीफायर न्यूनतम इलेक्ट्रॉनिक शोर प्रदान करता है और इसलिए इसका उपयोग डिटेक्टरों में किया जाता है। रीसेट के दौरान एक बहुत बड़ा संक्रमण सिग्नल प्रोसेसिंग को प्रभावित कर सकता है, इसलिए DPP में अवांछित प्रभावों को खत्म करने के लिए डिज़ाइन किया गया "लॉक आउट" लॉजिक शामिल है।

एक अन्य पारंपरिक समाधान एक छोटा फीडबैक लूप बनाना है जो इनपुट सिग्नल को ग्राउंड के करीब एक मान पर पुनर्स्थापित करता है। सबसे सरल मामले में, फीडबैक प्रतिरोधक Rf को फीडबैक कैपेसिटर Cf के समानांतर रखा जाता है, जिसके पार करंट एकीकृत होता है। इंटरैक्टिंग सिग्नल के कारण वोल्टेज स्टेप ΔV के बाद, आउटपुट सिग्नल धीरे-धीरे प्रारंभिक मान पर पहुंच जाता है, फीडबैक समय स्थिरांक के साथ, जैसा कि चित्र 2-4 में दिखाया गया है। चित्र में, यह समय स्थिरांक 500 µs के बराबर है, जो कुल चार्ज की सटीक गणना (एकीकरण) की अनुमति देता है, लेकिन पल्स पाइल-अप का कारण बनता है। फीडबैक प्रतिरोधक इलेक्ट्रॉनिक शोर को बढ़ाता है, इसलिए इस सर्किट का उपयोग एम्पटेक डिटेक्टरों में नहीं किया जाता है।

2.3 पल्स शेपिंग.

धीमा चैनल.

धीमी DPP चैनल सटीक शिखर ऊंचाई गणना के लिए अनुकूलित है। यह ट्रेपेज़ॉइडल पल्स शेपिंग का उपयोग करता है, जिसका एक उदाहरण चित्र 2-5 में दिखाया गया है। यह पल्स आकार कई डिटेक्टरों के लिए इष्टतम सिग्नल-टू-शोर अनुपात प्रदान करता है।

उपयोगकर्ता कई चरणों में वृद्धि या गिरावट के समय (ये समय समान होने चाहिए) और फ्लैट टॉप की अवधि को समायोजित कर सकता है। τ के पल्स शेपिंग समय वाले सेमी-गॉसियन एम्पलीफायर का पीक राइज़ टाइम 2.2 τ है और यह समान पीक राइज़ टाइम वाले ट्रेपेज़ॉइडल पल्स के प्रदर्शन के बराबर है। 2.4 μs के पीक राइज़ टाइम वाला DPP 1 μs के समय स्थिरांक वाले सेमी-गॉसियन शेपर के बराबर है।

सिस्टम कॉन्फ़िगरेशन को अनुकूलित करने में पीक राइज़ टाइम को समायोजित करना एक बहुत ही महत्वपूर्ण घटक है। आम तौर पर, एक समझौता होता है: पीक राइज़ टाइम जितना छोटा होता है, डेड टाइम उतना ही छोटा होता है, जिससे थ्रूपुट और काउंट रेट बढ़ता है, लेकिन पीक राइज़ टाइम में वृद्धि के साथ, सिस्टम का इलेक्ट्रॉनिक शोर भी बढ़ता है। इष्टतम सेटिंग्स सख्ती से डिटेक्टर और एम्पलीफायर के प्रकार, साथ ही निर्धारित लक्ष्यों पर निर्भर करती हैं। पीक राइज़ टाइम के एक निश्चित मूल्य पर विद्युत शोर न्यूनतम होता है। इस मूल्य से अधिक या कम पीक राइज़ टाइम पर, शोर का मूल्य बढ़ जाएगा, जो रिज़ॉल्यूशन को कम कर देगा।

यदि शिखर वृद्धि का समय आने वाले नमूना दर की तुलना में बहुत लंबा है, तो पाइल-अप की स्थिति उत्पन्न होगी।

तेज़ चैनल

फास्ट चैनल को उन पल्स का पता लगाने के लिए डिज़ाइन किया गया है जो धीमे चैनल में एक दूसरे को ओवरलैप करते हैं। फास्ट चैनल का उपयोग उन पल्स को अस्वीकार करने के लिए किया जाता है जो धीमे चैनल में पहचाने जाने के लिए बहुत करीब हैं, और सही गणना दर निर्धारित करने के लिए (धीमी चैनल के मृत समय में खोई गई घटनाओं के लिए सही)। फास्ट चैनल भी ट्रेपेज़ॉइडल पल्स शेपिंग का उपयोग करता है, हालाँकि, इस मामले में पीक का उदय समय 100-400 ns की सीमा में है। चित्र 2-6 फास्ट चैनल के मूल संचालन को दर्शाता है, पल्स को 100 ns के पीक राइज़ टाइम के साथ मापा जाता है। जैसा कि दाईं ओर देखा जा सकता है, पल्स जो समय में एक दूसरे से केवल 120 ns पीछे हैं, उन्हें फास्ट चैनल में अलग से गिना जाता है।

बेसलाइन रेस्टोरेशन (बेसलाइन पल्स पुनर्निर्माण)

पल्स के आयाम की गणना आधार रेखा के सापेक्ष की जाती है। आधार रेखा में कोई भी यादृच्छिक उतार-चढ़ाव, या इसमें कोई भी व्यवस्थित परिवर्तन, आयाम माप को विकृत कर देगा। आधार रेखा को आम तौर पर "ग्राउंड" कहा जाता है, लेकिन यह कुछ हद तक अस्पष्ट है क्योंकि ग्राउंड वोल्टेज माप के लिए बस एक संदर्भ है। यदि यह आधार रेखा समय, गणना दर, या किसी अन्य चीज़ के साथ बदलती है, तो ये विकृतियाँ माप में दिखाई देंगी।

डिजिटल प्रोसेसर के बेसलाइन पीक में पारंपरिक एनालॉग शेपर-एम्पलीफायर से महत्वपूर्ण अंतर होता है। यह इस तथ्य के कारण है कि श्रृंखला से गुजरने के बाद पल्स का श्रृंखला के साथ जाने वाले अन्य पल्स पर कोई प्रभाव नहीं पड़ता है (यही मैंने इसे समझा है!!!)। यह एनालॉग डिफरेंशियेटर्स से एक मौलिक अंतर है और उच्च गणना दरों पर बेसलाइन की स्थिरता में महत्वपूर्ण वृद्धि करता है।

डीपीपी में कई अलग-अलग सेटिंग्स के साथ एक असममित आधार रेखा है। डीपीपी बीएलआर आधार रेखा निर्धारित करने के लिए यादृच्छिक शोर से नकारात्मक चोटियों का उपयोग करता है। नकारात्मक चोटियाँ केवल तब दिखाई देती हैं जब कोई संकेत नहीं होता है, इसलिए यदि वे स्थिर हैं, तो आधार रेखा स्थिर है, गिनती दर की परवाह किए बिना। बीएलआर आम तौर पर आरएमएस शोर के मूल्य के बराबर एक बदलाव पैदा करता है। दो स्वतंत्र पैरामीटर हैं, ऊपर और नीचे, जिनमें से प्रत्येक को चार स्थितियों में सेट किया जा सकता है: बहुत धीमा, धीमा, मध्यम और तेज़। ये मूल रूप से आधार रेखा प्रतिक्रिया में स्लीव दरें हैं। UP और DOWN दोनों को बहुत तेज़ पर सेट करने से BLR आधार रेखा में किसी भी बदलाव पर बहुत तेज़ी से प्रतिक्रिया करेगा। इस बात पर ज़ोर दिया जाना चाहिए कि इष्टतम सेटिंग सख्ती से व्यावहारिक अनुप्रयोग के विवरण पर निर्भर करती है: उतार-चढ़ाव की प्रकृति, आदि। यदि चोटियाँ उच्च गिनती दरों पर निचले चैनलों में शिफ्ट होती पाई जाती हैं, तो UP स्लीव दर बढ़ाएँ या DOWN स्लीव दर घटाएँ। यदि कोई व्यक्ति सिस्टम में कभी-कभी "विस्फोट" देखता है, जो स्पेक्ट्रम को उच्च चैनलों में स्थानांतरित कर देता है (अक्सर सीमा से ऊपर शोर के विस्फोट के रूप में प्रकट होता है), तो ऊपर की धीमी दर को कम करें या नीचे की स्लेव दर को बढ़ाएं।

2.3.2 दालों का चयन.

डीपीपी पल्स का पता लगाने के लिए थ्रेसहोल्ड का उपयोग करता है। दोनों चैनलों (तेज और धीमे) की अपनी थ्रेसहोल्ड होती हैं। तेज चैनल में शोर आमतौर पर अधिक होता है, और तेज चैनल के लिए सबसे अच्छा विकल्प शोर की तुलना में थ्रेसहोल्ड को थोड़ा अधिक सेट करना है। धीमी चैनल की थ्रेसहोल्ड का उपयोग यह निर्धारित करने के लिए किया जाता है कि स्पेक्ट्रम में कौन सी घटनाएँ जोड़ी जाएँगी। धीमी थ्रेसहोल्ड से छोटे आयाम वाली घटनाओं को अनदेखा किया जाता है। धीमी चैनल की थ्रेसहोल्ड निचले स्तर के विभेदक (LLD) के बराबर है।

फास्ट चैनल थ्रेशोल्ड एक निम्न-स्तरीय विभेदक के रूप में भी कार्य करता है और इसका उपयोग निम्नलिखित प्रभावों को प्राप्त करने के लिए किया जाता है: (1) फास्ट चैनल में मापी गई घटना दर इनकमिंग काउंट रेट (ICR) डिटेक्टर द्वारा मापी गई इनकमिंग फ्लो है। (2) पाइल-अप रिजेक्शन (PUR) वह तर्क है जो उन घटनाओं के बीच अंतर करता है जो धीमी चैनल में ओवरलैप होती हैं लेकिन फास्ट चैनल में भिन्न होती हैं। (3) राइज टाइम डिस्क्रिमिनेशन (RTD) पल्स की शुरुआत में करंट को मापने के लिए फास्ट चैनल में प्राप्त सिग्नल के आयाम का उपयोग करता है। PUR और RTD पर नीचे अधिक विस्तार से चर्चा की जाएगी।

सही और सबसे सटीक जानकारी प्राप्त करने के मामले में इन थ्रेसहोल्ड को सही तरीके से सेट करना बहुत महत्वपूर्ण है। गलत थ्रेसहोल्ड सेटिंग से उपयोगकर्ताओं के लिए कई समस्याएं पैदा होती हैं। उदाहरण के लिए, यदि तेज़ चैनल में थ्रेसहोल्ड बहुत छोटा है और PUR फ़ंक्शन सक्षम है, तो प्रत्येक ईवेंट को अस्वीकार कर दिया जाएगा और तदनुसार, कोई सिग्नल प्राप्त नहीं होगा। इसी तरह, यदि धीमे चैनल की थ्रेसहोल्ड बहुत बड़ी है, तो सभी ईवेंट को अस्वीकार कर दिया जाएगा।

पल्स-अप अस्वीकृति

इस तर्क का उपयोग दो अंतःक्रियाओं का पता लगाने के लिए किया जाता है जो समय के इतने करीब होती हैं कि आउटपुट विकृत आयाम के साथ एक ही घटना में विलीन हो जाता है। PUR एक "फास्ट-स्लो" सिस्टम का उपयोग करता है। चित्र 2.7 समय के करीब पल्स (घटनाओं) के लिए DP4 के संचालन को दर्शाता है।

चित्र (a) में दो घटनाएँ पीक राइज़ टाइम से कम समय में अलग होती हैं, जबकि चित्र (b) एक पूरी तरह से अलग तस्वीर दिखाता है, जहाँ पल्स अच्छी तरह से हल हो जाते हैं, इसलिए उनकी घटनाओं के बीच का समय बहुत लंबा होता है। मामले (a) में, आउटपुट सिग्नल दो पल्स का योग है। हालाँकि, एनालॉग आउटपुट (a) पर सिग्नल हल हो जाते हैं। लगभग त्रिकोणीय पल्स आकार के लिए, ओवरलैप केवल तब होता है जब दो घटनाएँ पीक टाइम से कम समय में हल हो जाती हैं। मानदंड 1 - डेड टाइम और 2 - PUR द्वारा घटनाओं को अस्वीकार करने के लिए Dpp में उपयोग किया जाने वाला अंतराल राइज़ टाइम और फ़्लैट-टॉप अवधि का योग है। यदि PUR सक्षम है और दो घटनाएँ फ़ास्ट चैनल टू-पल्स रिज़ॉल्यूशन टाइम (120 ns) से अधिक और इस अंतराल से कम समय में अलग होती हैं, तो दोनों को अस्वीकार कर दिया जाएगा। यदि पाइल-अप अस्वीकृति सक्षम है और दो घटनाएँ फ़ास्ट चैनल पल्स पेयर रिज़ॉल्यूशन (120 nsec) से अधिक और इस अंतराल से कम समय में अलग होती हैं, तो दोनों को अस्वीकार कर दिया जाता है। फ़ास्ट चैनल में एक सीमा से अधिक होने वाली घटनाएँ पाइल-अप अस्वीकार तर्क को ट्रिगर करती हैं।

लॉकआउट रीसेट करें. (रीसेट के बाद लॉक करें)

जैसा कि पहले उल्लेख किया गया है, कई प्रीएम्पलीफायर प्रीएम्पलीफायर आउटपुट को संतृप्त होने से रोकने के लिए पल्स रीसेट का उपयोग करते हैं। रीसेट Dpp में एक बहुत लंबा सिग्नल उत्पन्न करता है, जो एम्पलीफायर संतृप्ति, रजिस्टर ओवरफ़्लो आदि की ओर ले जाता है। इसलिए, Dpp में रीसेट डिटेक्शन सर्किट (जो बहुत बड़े, नकारात्मक पल्स का पता लगाता है) और रीसेट के बाद कुछ समय के लिए सिग्नल प्रोसेसिंग को ब्लॉक करने का लॉजिक है, यह समय सामान्य ऑपरेशन को बहाल करने के लिए काम करता है। Dpp उपयोगकर्ता को रीसेट फ़ंक्शन को सक्षम या अक्षम करने की पेशकश करता है (निरंतर फ़ीडबैक वाले प्रीएम्पलीफायर के लिए रीसेट को अक्षम किया जाना चाहिए)। उपयोगकर्ता एक समय भी निर्दिष्ट कर सकता है जिसके दौरान सिग्नल प्रोसेसिंग अक्षम हो जाएगी। यदि अंतराल बहुत छोटा चुना जाता है, तो सिग्नल आकार (और इसलिए स्पेक्ट्रम) विकृत हो जाएगा। उच्च गणना दरों पर, रीसेट पल्स बहुत अधिक बार दिखाई देते हैं, इसलिए यदि यह अंतराल बहुत बड़ा चुना जाता है, तो डिटेक्टर का डेड टाइम बहुत बड़ा होगा।

राइज़टाइमडिस्क्रिमिनेशन

कुछ अनुप्रयोगों में, डिटेक्टर से प्रीएम्पलीफायर तक क्षणिक धारा की अवधि के आधार पर पल्स में भेदभाव करना महत्वपूर्ण है। उदाहरण के लिए, कुछ Si डायोड में एक कमजोर विद्युत क्षेत्र के साथ एक गैर-क्षीण क्षेत्र होता है। इस क्षेत्र में विकिरण संबंधी अंतःक्रियाएं एक संकेत धारा उत्पन्न करेंगी, लेकिन आवेश इस क्षेत्र से धीरे-धीरे गुजरता है। इस क्षेत्र में इस तरह की अंतःक्रियाएं विभिन्न वर्णक्रमीय विकृतियों को जन्म दे सकती हैं: पृष्ठभूमि मान, छाया शिखर, शिखर विषमता। CdTe डायोड में, वाहक जीवनकाल इतना छोटा होता है कि धीमी गति वाले पल्स चार्ज की कमी प्रदर्शित करते हैं। ये कम-आयाम वाले पल्स स्पेक्ट्रम को विकृत करते हैं। सिंटिलेटर में, पल्स आकार भेदभाव गामा किरणों को न्यूट्रॉन से अलग करने की अनुमति देता है। इस तरह के पल्स आकार भेदभाव का उपयोग RTD कमांड का उपयोग करके Dp5 में किया जा सकता है।

राइज़टाइम भेदभाव एक लंबे डिटेक्टर करंट वाली घटनाओं को खारिज करता है जिसके परिणामस्वरूप तेज़ और धीमी पल्स आकृतियों में धीमी गति से बढ़ती धार होती है। DP5 चयन मानदंड के रूप में तेज़ चैनल में पीक आयाम की तुलना धीमी चैनल में पीक आयाम से करता है। यदि यह अनुपात काफी बड़ा है, तो वृद्धि का समय तेज़ है और इसलिए पल्स को वैध माना जाता है। यदि अनुपात छोटा है, तो पल्स को खारिज कर दिया जाता है। चूँकि तेज़ चैनल स्वाभाविक रूप से धीमी आकृति वाले चैनल की तुलना में बहुत अधिक शोर करता है, इसलिए आकृति वाले चैनल पर RTD सीमा भी लागू की जाती है। इस सीमा से नीचे की घटनाएँ ("RTD धीमी सीमा") RTD द्वारा संसाधित नहीं की जाती हैं और इसलिए उन्हें स्वीकार किया जाता है (हालाँकि, उन्हें PUR या अन्य तर्क द्वारा अस्वीकार किया जा सकता है)। RTD का उपयोग अक्सर डिटेक्टर में गहराई से होने वाली बातचीत का वर्णन करने के लिए किया जाता है, उच्च ऊर्जा पर; कम ऊर्जा की घटनाओं को RTD से लाभ होने की संभावना नहीं है क्योंकि वे RTD सीमा से नीचे हैं और इसलिए उन्हें स्वीकार किया जाता है।

गेट (इनपुट नियंत्रण सिग्नल)

नियंत्रण इनपुट सिग्नल का उपयोग बाहरी सर्किटरी के साथ यह निर्धारित करने के लिए किया जाता है कि कौन सी घटनाएँ स्पेक्ट्रम में शामिल हैं और कौन सी बाहर हैं। सिग्नल उच्च सक्रिय या निम्न सक्रिय (या बंद) हो सकता है। यदि सिग्नल मौजूद नहीं है (बंद) तो सभी घटनाएँ (जो ऊपर सूचीबद्ध चयन मानदंडों को पूरा करती हैं) गिनी जाती हैं। यदि डिटेक्टर काउंट गतिविधि उच्च (कम) है और नियंत्रण इनपुट सिग्नल गतिविधि उच्च (कम) है तो घटना को वैध के रूप में दर्ज किया जाता है। जब काउंट दर शून्य (गेटेड ऑफ) होती है, तो स्पेक्ट्रम अधिग्रहण टाइमर भी अक्षम हो जाता है, इसलिए सटीक काउंट दर निर्धारित की जा सकती है। इस सिग्नल की अवधि को समायोजित करना बहुत महत्वपूर्ण है। यदि सिग्नल तेज थ्रेशोल्ड ट्रिगरिंग के दौरान सक्रिय है, तो घटना को तेज काउंट दर (तेज चैनल में काउंट दर) के रूप में व्याख्या किया जाता है। यदि पीक डिटेक्ट ट्रिगर होने पर सिग्नल सक्रिय है (पीक डिटेक्ट ट्रिगर होता है), तो घटना को धीमी काउंट दर पर रिकॉर्ड किया जाता है, और इसलिए स्पेक्ट्रम में प्रदर्शित किया जाता है। अनुस्मारक: तेज और धीमे चैनलों के अलग-अलग ट्रिगर समय होते हैं, और इसलिए अलग-अलग पल्स जनरेशन समय होते हैं।